Víctor Verdugo es Ph.D. in Computer Science and Engineering Systems from École Normale Supérieure y de la Universidad de Chile. 

Verdugo proviene de la Universidad de Chile, en donde se formó como Ingeniero Matemático, para luego cursar un Magíster en Ingeniería Industrial.

Antes de unirse a la Universidad Católica, fue profesor asociado en el Instituto de Ciencias de la Ingeniería de la Universidad de O’Higgins y cumplió un postdoctorado en el Grupo de Investigación de Operaciones del Departamento de Matemáticas de la Escuela de Economía y Ciencia Política de Londres (LSE). Además, actualmente es uno de los investigadores principales del Proyecto Anillo “Information and Computation in Market Design”. 

Sus especialidades abarcan la investigación de operaciones, diseño de mercados y optimización combinatoria.

Actualmente, Víctor Verdugo es profesor asistente con vacante compartida entre el Instituto de Ingeniería Matemática y Computacional (IMC) y el Departamento de Ingeniería Industrial y de Sistemas de la UC.